I. Tujuan Pekerjaan :
1. Mengenali dan memperagakan gerbang X-OR dan X-NOR dan membuktikan bahwa itu adalah rangkaian komparator (pembanding).
2. Memperagakan dan membuk tikan operasi rangkain generator bit paritas.
3. Memperagakan dan membuktikan operasi rangkaian detektor bit paritas.
4. Menganalisa kemungkinan gejala kerusakan yang mungkin didapati didalam sebuah sistem pengecekan kesalahan dengan bit paritas dengan jalan membuktikan tidak adanya keadaan yang benar.
II. Konsep Dasar
1. Jika input-input gerbang X-OR berbeda maka outputnya akan 1.
2. Gerbang X-OR dapat mempunyai lebih dari dua input, dan output akan 1 jika jumlah input yang ganjil adalah satu.
3. Jika input-input gerbang X-NOR sama, outputnya adalah 1.
4. Gerbang X-NOR dapat mempunyai lebih dari dua input, dan output akan 1 jika jumlah input yang genap adalah satu.
5. Gerbang X-OR dan X-NOR adalah jenis komparator yang banyak digunakan didalam komputer dan sistim transmisi data., Binary words(kata-kata biner) sering diperiksa sewaktu dikirim dari satu titik ke titik yang lain didalam sistim, untuk melihat bahwa sebuah kesalahan tidak terjadi yang diakibatkan noise atau kegagalan peralatan. untuk membandingkan kata-kata dan membuat suatu keputusan. (Ini biasanya sering digunakan dalam sistim bit paritas.Sebuah contoh adalah sistem bit polaritas yang digunakan untuk mengecek kesalahan).
6. Sebuah bit paritas adalah sebuah bit ekstra yang ditambahkan ke kata data dan dipergunakan untuk mengecek kesalahan. Disebut berparitas genap (menggenapkan), jika bit-1 ditambahkan pada kata data jika banyaknya bit-1 didalam kata ganjil. Disebut berparitas ganjil (mengganjilkan), jika bit-1 yang jumlahnya genap didapati dalam kata data.
Dalam sistim transmisi data, kata data yang diterima diteruskan ke rangkaian detektor bit paritas. Rangkaian detektor bit paritas membandingkan dan menentukan bit dalam kata data yang 4 bit data word dan menetapkan apakah kata data itu ganjil atau genap. Kemudian membandingkan bit paritas dan memberikan output kesalahan apabila tidak sesuai (dalam hal mana penerima secara otomatis akan memberitahu transmitter untuk mengirim lagi kata data sebelum melanjutkan kata data yang berikutnya).
Sebuah rangkaian detektor bit paritas diperlihatkan pada Gbr.berikut :
Gerbang (A), (B) dan (C) membandingkan bagian data dari kata yangg diterima untuk menentukan apakah bit-bit mempunyai jumlah yang ganjil. Data output deketor kemudian dibandingkan dengan paritas yang diterima oleh sebuah gerbang X –OR (D) jika kedua input untuk gerbang D tidak sama maka output dari gerbang D adalah 1 yang menunjukkan bahwa terjadi kesalahan.
Sebuah penunjukkan kesalahan dalam bit paritas sering menunjukkan bahwa kesalahan pada rangkaian telah terjadi. Ini benar, bila menunjukkan kesalahan tetap setelah pengulangan pengiriman kata data penunjukkan kesalahan tidak tetap. Biasanya menunjukkan bahwa sumber dari penunjukkan kesalahan semula mungkin adalah pulsa noise yang masuk kedalam sistem trasmisi itu.
Apabila itu telah ditentukan bahwa rangkaian kesalahan terjadi; maka prosedur pelacakan sinyal dengan probe logic yang telah diperkenalkan lebih dahulu harus dipergunakan untuk memeriksa tingkat logic pada titik yang kritis didalam sistim.
Jika mungkin, mulai pelacakan pada ujung dari sumber sistim.
| DATA WORD | RECEIVED WORD | ERROR INDICATION | |||||||
| A | B | C | D | A | B | C | D | P | Berhasil |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Berhasil |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | Berhasil |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | Berhasil |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | Berhasil |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | Berhasil |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | Berhasil |
| 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | Berhasil |
| 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | Berhasil |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Berhasil |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | Berhasil |
| 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | Berhasil |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | Berhasil |
| 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | Berhasil |
| 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | Berhasil |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | Berhasil |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | Berhasil |
III. Alat dan Bahan
Alat praktek Digital Logic model AS18145 dengan :
3 – 2-wide 2 input gerbang AND-OR-INVERT (7451)
8 - 2-input gerbang NAND (7400)
3 – 2-input gerbang NOR (7402)
1 – 2- input gerbang OR (7432)
2 - 4-input gerbang NAND (7420)
3 – 2-input gerbang AND (7408)
6 - Hex Inventers (7404)
5 – Sakelar
5 - Peraga LED
IV. Langkah Kerja :
1. Susun Rangkaian sebagai berikut, dan lengkapi tabelnya
| Input | Output | |
| A | B | L |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
2. Susun Rangkaian sebagai berikut, dan lengkapi tabelnya
| Input | Output | |
| A | B | L |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
3. Susun Rangkaian sebagai berikut, dan lengkapi tabelnya
| Input | Output | |
| A | B | L |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
4. Susun Rangkaian sebagai berikut, dan lengkapi tabelnya
| Input | Output | |
| A | B | L |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
5. Hubungkan rangkaian bit paritas berikut :
6. Lengkapi table bit paritas berikut
| Input Word | Transmitted word | |||||||
| A | B | C | D | A | B | C | D | P |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
Tabel kebenaran yang telah dilengkapi akan menunjukkan operasi dari rangkaian generator bit paritas sistem, bit ganjil; yang apabila didapati bit-1 yang jumlahnya genap didalam kata input maka bit paritasnya adalah-1 dan apabila didapati bit-1 yang jumlahnya ganjil didalam kata input bit paritasnya adalah-0.
7. Rubah rangkaian pada langkah 6 menjadi seperti dibawah ini (rangkaian detector)
8. Catat hasilnya pada table berikut
| DATA WORD | RECEIVED WORD | ERROR INDICATION | |||||||
| A | B | C | D | A | B | C | D | P | Berhasil |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Berhasil |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | Berhasil |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | Berhasil |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | Berhasil |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | Berhasil |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | Berhasil |
| 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | Berhasil |
| 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | Berhasil |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | Berhasil |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | Berhasil |
| 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | Berhasil |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | Berhasil |
| 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | Berhasil |
| 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | Berhasil |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | Berhasil |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | Berhasil |
9. Analisa hasil percobaan pada langkah 5 dan 7 dan simpulkan yang terjadi
10. Susun kembali rangkaian sebagai berikut
11. Lengkapi table berikut
| TRANSMITTED WORD | RECEIVED WORD | PROCEDURE 6 ERROR INDICATION | ||||||||
| DATA WORD | PARIT BIT | |||||||||
| A | B | C | D | P | A | B | C | D | P | |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | Berhasil |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | Berhasil |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | Berhasil |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | Berhasil |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | Berhasil |
| 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | Berhasil |
| 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | Berhasil |
| 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | Berhasil |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Berhasil |
| 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | Berhasil |
| 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | Berhasil |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | Berhasil |
| 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | Berhasil |
| 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | Berhasil |
| 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | Berhasil |
| 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | Berhasil |
Tabel kebenaran yang telah dilengkapi akan menunjukkan operasisistim transmisi data yang lengkap dengan menggunakan paritas bit ganjil untuk memeriksa kesalahan; selama kata data yang dikirim dan yang diterima sama, maka tidak ada kesalahan (level logic 0).
Karena bit D tetap tidak berubah dan menunjukkan sebuah kesalahan apabila bit D harus L, dalam sistim mencari kesalahan (trobleshooting), kita harus manduga kesalahan dalam kawat D dari saluran transmisi.
Tidak ada komentar:
Posting Komentar